




SISTEM DIGITAL



Faizal Arya Samman

Faizal Arya Samman

Universitas Hasanuddin

Sistem Digital



Lembaga Sains, Teknologi dan Seni

(IESTA – Institute of Sciences, Technologies and Arts)

Sistem Digital

Penulis:
Faizal Arya Samman.

ISBN: **978-602-72676-5-7**

Desain Kover:
TRENSILICA

Penerbit:
**Lembaga Sains, Teknologi dan Seni
(IESTA – Institute of Sciences, Technologies and Arts)**

Alamat Penerbit:
Jl. KH. Wahid Hasyim No. 246
Sungguminasa 92111
Kec. Somba Opu, Kab. Gowa, Prov. Sulawesi Selatan
e-mail: iesta.ipteks@gmail.com

Distributor Utama:
PT. Minasa Elektro-Sains Teknologi
Jl. KH. Wahid Hasyim No. 246
Sungguminasa 92111
Kec. Somba Opu, Kab. Gowa, Prov. Sulawesi Selatan
e-mail: minasa.firma@gmail.com

Cetakan Pertama: November 2015

Hak Cipta © 2015 pada Faizal Arya Samman

Hak Cipta dilindungi oleh Undang-undang.

Dilarang memperbanyak atau memindahkan sebagian atau seluruh isi buku ini dalam bentuk apapun, baik secara elektronik maupun mekanis, termasuk memfotocopy, merekam atau dengan sistem penyimpanan lainnya, tanpa izin tertulis dari penerbit.

Buku Teks ini dicetak di Makassar, Indonesia.

Tebal isi halaman utama: 301 hlm.

Buku ini selayaknya dikutip dengan petikan sebagai berikut:

Faizal Arya Samman. "Sistem Digital", Buku Teks, *Lembaga Sains, Teknologi dan Seni (IESTA – Institute of Sciences, Technologies and Arts)*, 2015.

ISBN: 978-602-72676-5-7



KATA PENGANTAR

Buku Teks ini dibuat sebagai bahan bacaan bagi staf pengajar dan peneliti, kalangan industri, pemerhati bidang teknik digital, mahasiswa, bahkan guru dan siswa sekolah kejuruan, yang ingin mempelajari dasar-dasar pemahaman mengenai sistem digital atau rangkaian logika. Buku Teks ini merupakan rangkuman dari bahan-bahan kuliah yang telah diajarkan sejak Semester II Tahun Ajaran 2012–2013 sampai sekarang, dalam matakuliah Sistem Digital pada Program Studi Teknik Informatika, dan matakuliah Rangkaian Logika, Sistem Digital dan Perancangan Sistem Digital pada Program Studi Teknik Elektro, Fakultas Teknik, Universitas Hasanuddin. Pada prinsipnya Buku Teks ini dapat pula digunakan sebagai buku ajar dalam matakuliah yang terkait dengan tema sistem digital atau rangkaian logika, seperti Aritmatika Komputer dan Arsitektur Komputer Digital.

Rangkaian digital dapat ditemukan dalam peralatan-peralatan elektronika modern dewasa ini, termasuk pada peralatan industri, alat-alat transportasi modern, alat-alat rumah tangga, perangkat komputer desktop maupun gadget dan laptop yang telah menjadi barang yang sangat penting. Dengan kata lain, sistem digital telah ditemukan di hampir setiap sisi kehidupan manusia. Oleh karena itu, penulis membuat Buku Teks ini, agar pembaca yang bercita-cita menjadi perancang alat-alat digital modern akan mendapatkan pemahaman dasar atau landasan yang kuat mengenai sistem digital secara analitik dan sistemik.

Rangkaian digital dapat dibagi ke dalam dua jenis rangkaian, yaitu rangkaian kombinatorial dan rangkaian sekuensial. Pembahasan dalam Buku Teks ini diawali dengan pemamaparan tentang sejarah singkat komputer digital dan potensi aplikasi sistem digital dalam industri (**Bab 1**), sebelum akhirnya masuk pada pembahasan materi-materi mendasar terkait yaitu: pembahasan tentang gerbang logika dasar (**Bab 2**), aljabar bool (**Bab 3**), rancangan logika kombinatorial (**Bab 5**) dengan menggunakan Kaidah-kaidah minterm, max-

term atau dengan menggunakan metode Karnaugh. Topik-topik mendasar di atas merupakan landasan utama bagi pembaca, sebelum pembahasan dilanjutkan pada topik-topik lanjut, misalnya adalah rancangan salah satu komponen penting dalam sebuah mikroprosesor, yaitu unit arithmatika (**Bab 6**).

Pembahasan mengenai rangkaian sekuensial diawali dengan pembahasan mengenai rangkaian latch dan flipflop (**Bab 7**), sebagai komponen penting dalam sebuah rangkaian digital sekuensial. Aplikasi mendasar flipflop pada register-register geser (**Bab 8**) dan pencacah (*counter*) digital (**Bab 9**) akan dibahas mendahului tema perancangan mesin sekuensial. Dasar-dasar perancangan mesin-mesin sekuensial, dengan menggunakan dua jenis flipflop sebagai komponen pengingatnya, yaitu flipflop-D dan flipflop-JK, dibahas pada **Bab 10** dalam Buku Teks ini. Akhirnya Buku Teks ini ditutup oleh **Bab 11** berisi rangkuman singkat mengenai isi materi dalam buku ini, serta memaparkan diagram ketergantungan dan keterkaitan antara materi pembelajaran yang telah dibahas.

Penulis berharap bahwa Buku Teks ini dapat memberikan manfaat kepada para pembaca, terutama agar mereka dapat belajar mandiri dan termotivasi untuk menggeluti bidang ilmu sistem digital lebih dalam.

Gowa/Makassar, 1 November 2015

Penulis,

Faizal Arya Samman

DAFTAR ISI

| | |
|---|------------|
| Kata Pengantar | iv |
| Daftar Tabel | xv |
| Daftar Gambar | xx |
| Tanda Bantu Pembelajaran | xxi |
| 1 Sistem Digital dalam Dunia Industri | 1 |
| 1.1 Kompetensi | 1 |
| 1.2 Deskripsi Materi Pembelajaran | 2 |
| 1.3 Sasaran Pembelajaran | 2 |
| 1.4 Metode & Strategi Pembelajaran | 2 |
| 1.5 Indikator Penilaian Hasil Belajar | 3 |
| 1.6 Pendahuluan | 3 |
| 1.7 Definisi Sistem Digital | 3 |
| 1.8 Sistem Digital dalam dunia Komputer | 5 |
| 1.9 Sistem Digital dalam Industri | 11 |
| 1.10 Contoh-contoh Soal dan Penyelesaiannya | 12 |
| 1.11 Soal-soal Latihan | 13 |
| 1.12 Pedoman Penilaian Hasil Belajar | 14 |
| 1.13 Rangkuman | 14 |
| Daftar Pustaka | 15 |
| 2 Gerbang-gerbang Logika | 17 |
| 2.1 Kompetensi | 18 |
| 2.2 Deskripsi Materi Pembelajaran | 18 |
| 2.3 Sasaran Pembelajaran | 18 |
| 2.4 Metode & Strategi Pembelajaran | 18 |

| | | |
|----------|--|-----------|
| 2.5 | Indikator Penilaian Hasil Belajar | 19 |
| 2.6 | Pendahuluan | 19 |
| 2.7 | Gerbang-gerbang Logika Dasar | 19 |
| 2.7.1 | Gerbang Logika NOT | 20 |
| 2.7.2 | Gerbang Logika AND | 20 |
| 2.7.3 | Gerbang Logika OR | 21 |
| 2.7.4 | Gerbang Logika NAND | 21 |
| 2.7.5 | Gerbang Logika NOR | 21 |
| 2.7.6 | Gerbang Logika XOR | 21 |
| 2.8 | Analisis Rangkaian Logika | 23 |
| 2.8.1 | Tabel Kebenaran | 23 |
| 2.8.2 | Diagram Pewaktu | 27 |
| 2.9 | Contoh-contoh Soal dan Penyelesaiannya | 31 |
| 2.10 | Soal-soal Latihan | 39 |
| 2.11 | Pedoman Penilaian Hasil Belajar | 41 |
| 2.12 | Rangkuman | 44 |
| | Daftar Pustaka | 46 |
| 3 | Aljabar Bool | 47 |
| 3.1 | Kompetensi | 47 |
| 3.2 | Deskripsi Materi Pembelajaran | 48 |
| 3.3 | Sasaran Pembelajaran | 48 |
| 3.4 | Metode & Strategi Pembelajaran | 48 |
| 3.5 | Indikator Penilaian Hasil Belajar | 49 |
| 3.6 | Pendahuluan | 49 |
| 3.7 | Aksioma-aksioma dalam Aljabar Bool | 52 |
| 3.8 | Teorema Ekspansi | 53 |
| 3.9 | Hukum DeMorgan | 56 |
| 3.10 | Contoh-contoh Soal dan Penyelesaiannya | 60 |
| 3.11 | Soal-soal Latihan | 67 |
| 3.12 | Pedoman Penilaian Hasil Belajar | 69 |
| 3.13 | Rangkuman | 71 |
| | Daftar Pustaka | 71 |
| 4 | Sistem Bilangan Biner | 73 |
| 4.1 | Kompetensi | 74 |
| 4.2 | Deskripsi Materi Pembelajaran | 74 |
| 4.3 | Sasaran Pembelajaran | 74 |
| 4.4 | Metode & Strategi Pembelajaran | 74 |
| 4.5 | Indikator Penilaian Hasil Belajar | 75 |
| 4.6 | Pendahuluan | 75 |

| | | |
|----------|--|-----------|
| 4.7 | Sistem Bilangan Biner | 75 |
| 4.7.1 | MSB dan LSB | 76 |
| 4.7.2 | Batasan bilangan Biner | 76 |
| 4.7.3 | Faktor Bilangan Biner | 77 |
| 4.7.4 | Sistem Bilangan Biner Tidak Bertanda | 78 |
| 4.7.5 | Sistem Bilangan Biner Bertanda | 79 |
| 4.8 | Sistem Bilangan Hexadesimal | 81 |
| 4.9 | Sistem Bilangan Pecahan Biner | 83 |
| 4.10 | Contoh-contoh Soal dan Penyelesaiannya | 84 |
| 4.11 | Soal-soal Latihan | 86 |
| 4.12 | Pedoman Penilaian Hasil Belajar | 88 |
| 4.13 | Rangkuman | 89 |
| | Daftar Pustaka | 90 |
| 5 | Rancangan Logika Kombinatorial | 91 |
| 5.1 | Kompetensi | 92 |
| 5.2 | Deskripsi Materi Pembelajaran | 92 |
| 5.3 | Sasaran Pembelajaran | 92 |
| 5.4 | Metode & Strategi Pembelajaran | 92 |
| 5.5 | Indikator Penilaian Hasil Belajar | 93 |
| 5.6 | Pendahuluan | 93 |
| 5.7 | Metode Ekspansi Min-Term dan Max-Term | 94 |
| 5.7.1 | Metode Ekspansi Min-Term | 94 |
| 5.7.2 | Metode Ekspansi Max-Term | 95 |
| 5.8 | Metode Karnaugh | 97 |
| 5.8.1 | Susunan Peta Karnaugh | 97 |
| 5.8.2 | Langkah-langkah dan Aturan Membentuk Peta Karnaugh | 98 |
| 5.8.2.1 | Ukuran Pola Area atau Kelompok Sel Minterm | 99 |
| 5.8.2.2 | Maksimisasi Luas Pola Area | 99 |
| 5.8.2.3 | Pola Area Minterm Tumpang Tindih | 99 |
| 5.8.2.4 | Cakupan Sel Minterm | 99 |
| 5.8.2.5 | Minimisasi Jumlah Pola atau Kelompok Sel . . | 99 |
| 5.8.3 | Contoh Pola-pola area atau kelompok sel minterm den- dengan 3 Variable Masukan | 102 |
| 5.8.3.1 | Pola Area Minterm Utama dengan 4 Sel Minterm | 103 |
| 5.8.3.2 | Pola Area Minterm Utama dengan 2 Sel Minterm | 104 |
| 5.8.4 | Contoh Pola-pola Area atau Kelompok Sel Minterm Utama dengan 4 Variable Masukan | 105 |
| 5.8.4.1 | Pola Area Minterm Utama dengan 8 Sel Minterm | 105 |
| 5.8.4.2 | Pola Area atau Kelompok Sel Minterm Utama dengan 4 Sel Minterm | 105 |

| | | |
|----------|--|------------|
| 5.9 | Contoh-contoh Soal dan Penyelesaiannya | 114 |
| 5.10 | Soal-soal Latihan | 119 |
| 5.11 | Pedoman Penilaian Hasil Belajar | 125 |
| 5.12 | Rangkuman | 127 |
| | Daftar Pustaka | 127 |
| 6 | Prinsip Dasar Aritmatika Digital | 129 |
| 6.1 | Kompetensi | 130 |
| 6.2 | Deskripsi Materi Pembelajaran | 130 |
| 6.3 | Sasaran Pembelajaran | 130 |
| 6.4 | Metode & Strategi Pembelajaran | 130 |
| 6.5 | Indikator Penilaian Hasil Belajar | 131 |
| 6.6 | Pendahuluan | 131 |
| 6.7 | Penjumlahan Digital | 131 |
| 6.7.1 | Penjumlah Biner Tidak Bertanda (<i>Unsigned Adder</i>) | 131 |
| 6.7.2 | Penjumlah Biner Bertanda (<i>Signed Adder</i>) | 133 |
| 6.8 | Pengurang Digital | 137 |
| 6.9 | Pengali Digital | 138 |
| 6.9.1 | Pengali Digital Tak Bertanda | 138 |
| 6.9.2 | Pengali Digital Bertanda | 141 |
| 6.10 | Contoh-contoh Soal dan Penyelesaiannya | 144 |
| 6.11 | Soal-soal Latihan | 145 |
| 6.12 | Pedoman Penilaian Hasil Belajar | 147 |
| 6.13 | Rangkuman | 148 |
| | Daftar Pustaka | 148 |
| 7 | Latch dan Flipflop | 149 |
| 7.1 | Kompetensi | 150 |
| 7.2 | Deskripsi Materi Pembelajaran | 150 |
| 7.3 | Sasaran Pembelajaran | 150 |
| 7.4 | Metode & Strategi Pembelajaran | 150 |
| 7.5 | Indikator Penilaian Hasil Belajar | 151 |
| 7.6 | Pendahuluan | 151 |
| 7.7 | Latch | 152 |
| 7.7.1 | Latch Tipe SR | 152 |
| 7.7.1.1 | Tabel Kebenaran dan Skematika Latch-SR | 152 |
| 7.7.1.2 | Karakteristik Pewaktu (<i>Timing Characteristic</i>) Latch-SR | 154 |
| 7.7.2 | Latch Tipe D | 154 |
| 7.7.2.1 | Tabel Kebenaran dan Skematika Latch-D | 154 |
| 7.7.2.2 | Diagram Pewaktu Latch-D | 156 |

| | | |
|----------|--|------------|
| 7.8 | Flipflop | 156 |
| 7.8.1 | Flipflop-D Model Master-Slave | 158 |
| 7.8.1.1 | Karakteristik Pewaktu Flipflop-D Master-Slave | 158 |
| 7.8.1.2 | Tabel Kebenaran dan Skema Flipflop-D Master-Slave | 158 |
| 7.8.1.3 | Flipflop-D Master-Slave dengan PRESET dan CLEAR | 159 |
| 7.8.2 | Flipflop-D Model Positive Edge-Triggered | 161 |
| 7.8.3 | Flipflop-JK Model Positive Edge-Triggered | 165 |
| 7.8.4 | Flipflop-T Model Positive Edge-Triggered | 167 |
| 7.9 | Contoh-contoh Soal dan Penyelesaiannya | 170 |
| 7.10 | Soal-soal Latihan | 174 |
| 7.11 | Pedoman Penilaian Hasil Belajar | 176 |
| 7.12 | Rangkuman | 177 |
| | Daftar Pustaka | 179 |
| 8 | Register Data | 181 |
| 8.1 | Kompetensi | 182 |
| 8.2 | Deskripsi Materi Pembelajaran | 182 |
| 8.3 | Sasaran Pembelajaran | 183 |
| 8.4 | Metode & Strategi Pembelajaran | 183 |
| 8.5 | Indikator Penilaian Hasil Belajar | 184 |
| 8.6 | Pendahuluan | 184 |
| 8.7 | Register Geser (<i>Shift Register</i>) | 184 |
| 8.7.1 | Register Serial-in Serial-out | 184 |
| 8.7.2 | Register Serial-in Parallel-out | 185 |
| 8.7.3 | Register Parallel-in Parallel-out | 185 |
| 8.7.4 | Register Parallel-in Serial-out | 187 |
| 8.8 | Register Dengan Akses Multi Mode (<i>Multi Mode Access Register</i>) | 188 |
| 8.8.1 | Mode Pemuatan Data Secara Bit-Paralel (<i>Bit-Parallel Data Loading</i>) | 188 |
| 8.8.2 | Mode Pergeseran Data Secara Berseri (<i>Bit-Serial Data Input</i>) | 189 |
| 8.9 | Contoh-contoh Soal dan Penyelesaiannya | 192 |
| 8.10 | Soal-soal Latihan | 196 |
| 8.11 | Pedoman Penilaian Hasil Belajar | 198 |
| 8.12 | Rangkuman | 199 |
| | Daftar Pustaka | 200 |

| | | |
|-----------|---|------------|
| 9 | Pencacah Biner | 201 |
| 9.1 | Kompetensi | 202 |
| 9.2 | Deskripsi Materi Pembelajaran | 202 |
| 9.3 | Sasaran Pembelajaran | 203 |
| 9.4 | Metode & Strategi Pembelajaran | 203 |
| 9.5 | Indikator Penilaian Hasil Belajar | 204 |
| 9.6 | Pendahuluan | 204 |
| 9.7 | Pencacah Tak Sinkron | 205 |
| 9.7.1 | Pencacah Naik | 205 |
| 9.7.2 | Pencacah Mundur | 206 |
| 9.8 | Pencacah Sinkron | 207 |
| 9.8.1 | Pencacah Maju Sinkron | 208 |
| 9.8.2 | Pencacah Mundur Sinkron | 210 |
| 9.9 | Pencacah Sinkron Dengan Pemuatan Data Inisial secara Paralel | 211 |
| 9.10 | Aplikasi Modul Makro Pencacah Sinkron | 211 |
| 9.10.1 | Pencacah Modula | 212 |
| 9.10.2 | Pencacah BCD | 215 |
| 9.11 | Contoh-contoh Soal dan Penyelesaiannya | 215 |
| 9.12 | Soal-soal Latihan | 218 |
| 9.13 | Pedoman Penilaian Hasil Belajar | 220 |
| 9.14 | Rangkuman | 221 |
| | Daftar Pustaka | 221 |
| | | |
| 10 | Rancangan Mesin Sekuensial | 223 |
| 10.1 | Kompetensi | 224 |
| 10.2 | Deskripsi Materi Pembelajaran | 224 |
| 10.3 | Sasaran Pembelajaran | 224 |
| 10.4 | Metode & Strategi Pembelajaran | 224 |
| 10.5 | Indikator Penilaian Hasil Belajar | 226 |
| 10.6 | Model Mesin Keadaan Berhingga (<i>Finite State Machine</i>) | 226 |
| 10.7 | Diagram dan Tabel Transisi Keadaan | 226 |
| 10.8 | Mesin Moore | 228 |
| 10.8.1 | Rancangan Mesin Moore dengan Flipflop-D | 229 |
| 10.8.2 | Rancangan Mesin Moore dengan Flipflop-JK | 242 |
| 10.9 | Mesin Mealy | 254 |
| 10.9.1 | Rancangan Mesin Mealy dengan Flipflop-D | 255 |
| 10.9.2 | Rancangan Mesin Mealy dengan Flipflop-JK | 261 |
| 10.10 | Contoh-contoh Soal dan Penyelesaiannya | 262 |
| 10.11 | Soal-soal Latihan | 264 |
| 10.12 | Pedoman Penilaian Hasil Belajar | 268 |
| 10.13 | Rangkuman | 271 |

| | |
|---|------------|
| Daftar Pustaka | 272 |
| 11 Penutup | 273 |
| 11.1 Rangkuman Setiap Bab | 273 |
| 11.2 Struktur Organisasi Materi | 281 |
| 11.3 Rangkuman Bahan Bacaan | 282 |
| 11.4 Saran-saran Perbaikan | 283 |
| Daftar Pustaka | 283 |
| Daftar Pustaka | 285 |
| Index | 287 |
| Glosarium (Senarai) | 293 |
| Biodata Singkat Penulis | 299 |

DAFTAR PUSTAKA

- [Ars13] Arstechnica. Intel describes 80-core Teraflops chip. <http://www.ni.com>, diakses Desember 2013.
- [Ash08] Peter J. Ashenden. *Digital Design – An Embedded System Approach Using Verilog*. Elsevier, Morgan Kaufmann Publishers, 2008.
- [BV09] Stephen Brown and Zvonko Vranesic. *Fundamentals of Digital Logic with VHDL Design*. 3rd Edition. McGraw Hill, Higher Education, 2009.
- [Che03] Wai-Kai Chen. *Logic Design*. CRC Press, LLC, 2003.
- [HS97] Roger T. Howe and Charles G. Sodini. *Microelectronics: An Integrated Approach*. Electronics and VLSI Series. Prentice-Hall, 1997.
- [Jae97] Richard C. Jaeger. *Microelectronic Circuit Design*. Int'l Edition. McGraw-Hill, 1997.
- [Lee94] Samuel C. Lee. *Rangkaian Digital dan Rancangan Logika (Alih bahasa oleh Sutisno)*. Cetakan ketiga. Erlangga, 1994.
- [MH93] Jacob Millman and Christos C. Halkias. *Elektronika Terpadu Jilid 2 (Alih bahasa oleh M. Barmawi dan M.O. Tjia)*. Cetakan Ketiga. Erlangga, 1993.
- [MIT13] MIT. Sumber Internet. <http://www-mtl.mit.edu>, diakses Desember 2013.
- [Mus13] Computer History Museum. Timeline of Computer History – Component Entries. <http://www.computerhistory.org>, diakses Nopember 2013.

- [NI13] NI. 3rd Generation Intel CoreTM Processor Family Delivers Cutting-Edge Performance to the PXI Platform. White Paper, <http://www.ni.com>, Oktober 2013.
- [Tok94] Roger L. Tokheim. *Prinsip-prinsip Digital, edisi ke-2 - Seri Buku Schaum (Alih bahasa oleh Sutisna)*. Cetakan Kedua. Erlangga, 1994.
- [Whi05] Jerry C. Whitakar. *The Electronics Handbook*. 2nd Edition. CRC, Taylor & Francis Group, 2005.

| | |
|--|-----------------------------|
| Symbols | |
| <i>Arithmetic-Logic Unit (ALU)</i> | 130 |
| <i>Complementary MOSFET</i> | 46 |
| <i>Boolean Algebra</i> | 56 |
| A | |
| ADC | 13, 15 |
| Aksioma | 52 |
| Absortif | 48, 52, 275 |
| Asosiatif | 48, 52, 275 |
| Distributif | 48, 52, 53, 61, 62, 69, 275 |
| Elemen 0 | 48, 52, 54–56, 63, 275 |
| Elemen 1 | 48, 52, 54–56, 62, 275 |
| Idempoten | 48, 52, 275 |
| Komplemen | 48, 52, 53, 61, 275 |
| Komutatif | 48, 52, 275 |
| Aksioma Aljabar Bool | 52 |
| Aljabar Bool ... | 4, 44, 47, 52, 56, 61, 62 |
| Aljabar Bool, Kaidah | 47 |
| ALU | 148, 184, 276 |
| Analisis Fungsional | 28 |
| Analisis Pewaktu | 28 |
| Analog-to-Digital Converter | 13 |
| Aplikasi Telekomunikasi | 13 |
| Area Implementasi | 60, 71 |
| Area Logika | 71 |
| Aritmatika Digital | 74, 129, 130 |
| AT&T Bell Laboratories | 5 |
| Aturan Karnaugh | 92 |
| B | |
| Basis 10 | 75 |
| Basis 16 | 81 |
| Basis 2 | 75 |
| Batasan bilangan biner | 76 |
| BCD | 202, 215, 221 |
| Bentuk Gelombang | 30, 37, 40 |
| Bilangan | |
| Biner | 75 |
| Desimal | 75 |
| Bilangan Biner | |
| Bertanda | 79 |
| Tidak Bertanda | 78 |
| Bilangan Hexadesimal | 81 |
| Bilangan Negatif | 80 |
| Bilangan Pecahan Biner | 83 |
| Binary-Coded Decimal (BCD) | 215 |
| C | |
| Cakupan Sel Minterm | 99 |
| Carry Look-Ahead Adder | 148 |
| Carry signal | 132 |
| Central Processing Unit | 8 |
| CMOS | 8, 46, 49, 50, 64, 67 |
| Teknologi 180-nm | 13 |
| Teknologi 32-nm | 8 |
| Teknologi 45-nm | 8 |
| Complementary Metal-Oxide-Silicon .. | 8 |
| Counter | 201 |
| BCD | 204 |
| Down | 202 |
| Parallel Loading | 211 |
| Ripple | 202 |
| Up | 202 |
| CPU | 8 |

| | |
|--------------------------------------|--------------------|
| D | |
| DAC | 13, 15 |
| Dashboard | 11 |
| Data Digital | 15 |
| Dekoder Instruksi | 8 |
| DeMorgan Law | 275 |
| Demultiplexer | 118, 123 |
| 2 Pintu | 118 |
| Desimalisasi Bilangan Biner | 81 |
| Desktop | 5 |
| Detak (Clock) | 187 |
| Diagram | |
| FSM | 226 |
| Transisi Keadaan | 226, 228 |
| Diagram Pewaktu | 23, 27, 183, 203 |
| Die-Photo | 8 |
| Digital-to-Analog Converter | 13 |
| E | |
| Ekspansi Logika | 54 |
| Elektronika | |
| Analog | 14 |
| Digital | 14 |
| Portable | 5 |
| Elektronika Digital | |
| Insinyur | 23 |
| Elemen Pengingat | 4 |
| Embedded Computer System | 5 |
| ENIAC | 5 |
| Enkoding | |
| One Hot | 227 |
| F | |
| Fabrikasi IC | 13 |
| Faktor Bilangan | 77 |
| Faktor Bilangan Biner | 77 |
| Faktor Biner | 132 |
| Faktor Biner Terkecil | 132 |
| Faktor Pembagi Terbesar | 83 |
| Faktor Pengali Terkecil | 83 |
| Felker | 5 |
| Finite State Machine | 226, 227 |
| Fixed Point Number | 83 |
| Flipflop | 149, 150, 156, 277 |
| Jenis D | 210, 211, 224 |
| Jenis JK | 224 |
| Jenis T | 207 |
| Flipflop-D | 228, 277 |
| Master-Slave | 158 |
| Positive Edge-Triggered | 161 |
| Flipflop-JK | 228, 277 |
| Positive Edge-Triggered | 165 |
| Flipflop-T | 277 |
| Positive Edge-Triggered | 167 |
| Floating-Point Number | 83 |
| Floating-Point Operations Per Second | 8 |
| FLOPS | 8 |
| FPT | 83 |
| FSM | 226 |
| Full Adder Cell | 133, 147 |
| Full-Adder (FA) | 138 |
| Full-Adder Cell | 135, 276 |
| Fungsi Aljabar Bool | 23 |
| Fungsi Logika | 19, 23, 24, 43, 92 |
| Bentuk Formal | 53 |
| Optimasi | 48 |
| Fungsi Maxterm | 97 |
| Fungsi Minterm | 95 |
| G | |
| Gerbang Logika | 3, 4, 19, 56 |
| AND | 20 |
| CMOS | 70 |
| Dasar | 19, 44 |
| NAND | 21 |
| NOR | 21 |
| NOT | 20 |
| OR | 21 |
| XOR | 21 |
| Germanium | 5 |
| Graphic Processor | 8 |
| H | |
| Half-Adder (HA) | 138 |
| Half-Adder Cell | 133, 134, 147, 276 |
| Hard-Disk | 8 |
| Harris | 5 |
| Hukum | |

- DeMorgan 56
 Hukum DeMorgan 56–59, 68, 276
- I**
 IC 49
 Integrated Circuit 49
 Intel 8
 Core i7 8
 Teraflops 8
 Isyarat Carry 148
- J**
 Jack Kilby 5, 8
 Jaringan on-Chip 8
 Jumlah Transistor 275
- K**
 Kaidah DeMorgan 65
 Kaidah Karnaugh 127
 Kaidah Max-Term 127
 Kaidah Min-Term 127
 Kapasitor 4, 5, 15
 Karakteristik Pewaktu 154, 156
 Kelompok sel minterm 98, 102
 Kelompok Sel Minterm Utama 100
 Keyboard 5
 Kilby, Jack 7
 Kode Gray 98
 Kode Hex 81
 Kombinasi Biner 26
 Kombinatorial
 Rangkaian 151
 Komputer 3, 5
 Modern 8
 Sejarah Perkembangan 3
 Komunikasi Data 182
 Konversi Bilangan 74, 77
 Biner ke Desimal 85
 Desimal ke Biner 78, 86
 Hexadesimal ke Biner 84
 Pecahan Biner ke Desimal ... 83, 85
- L**
 Latch 149, 150, 152
 SR Gated 152
- Tipe D 151, 154
 Tipe SR 150
 Tipe SR (Set-Reset) 152
 Least Significant Bit 76
 Level biner 30, 31
 Logic Area 49
 Logic Gate 19
 Logika Kombinatorial
 Rancangan 91
 LSB 76, 83
- M**
 MAC 8
 Mainboard 8
 Max-Term
 Metode Ekspansi 92
 Maxterm
 Metode Ekspansi 95
 Memori 4, 15
 Memori digital 184
 Memory Cache 8
 Memory Controller 8
 Mesin Keadaan Berhingga 226
 Mesin Mealy 224, 225, 254, 280
 Rancangan dengan Flipflop-D .. 255
 Rancangan dengan Flipflop-JK .261
 Mesin Moore 224, 225, 228, 281
 Rancangan dengan Flipflop-D .. 229
 Rancangan dengan Flipflop-JK .242
 Mesin Sekuensial 151, 223, 224
 Metode Karnaugh 97
 Mikroprosesor 8, 184
 Min-Term
 Metode Ekspansi 92
 Minterm 104, 105
 Metode Ekspansi 94
 Modula Pencacah 204
 Monitor 5
 MOSFET 46, 49, 60, 64, 70
 Most Significant Bit 76
 Motherboard 8
 Mouse 5
 MSB 76, 79, 81, 136
 Multimedia 11

| | | | |
|---------------------------|--|--------------------------|-------------------|
| Multiplexer | 116, 123 | Tak Bertanda | 138 |
| 2 Pintu | 116 | Pengali Digital | |
| 4 Pintu | 123 | 5-bit | 144, 146 |
| Multiplexer | 211 | Struktur Array | 140 |
| Multiplier Cell | 141, 143, 146 | Penggeser Kanan n -bit | 124 |
| Multiply-Accumulator | 8 | Pengolahan Data Digital | 3 |
| N | | Penguat Daya | 15 |
| n-MOSFET | 49 | Penguat Instrumentasi | 12, 15 |
| Nilai Desimal Mutlak | 81 | Pengurang Biner | 137 |
| Nilai Faktor | 77 | Penjumlah Biner | 131 |
| NMOS | 46 | Bertanda | 133 |
| O | | Tak Bertanda | 131 |
| One Hot Enkoding | 227 | Penjumlah Digital | |
| One's Complement | 80 | 5-bit | 145 |
| Operasi Aritmatika | 131 | Penyederhanaan | 71 |
| Operasi Penjumlahan Biner | | Perkalian Bertanda | 144 |
| Bertanda | 136 | Peta Karnaugh | 97, 104, 105, 108 |
| Tidak Bertanda | 132 | Aturan Membentuk | 99 |
| Optimasi Fungsi Logika | 98 | Langkah Membentuk | 98 |
| Otomotif | 11 | Pewaktu | 23 |
| overlapping | 99 | PMOS | 46 |
| P | | Point Contact Transistor | 5 |
| p-MOSFET | 49 | Pola Area Minterm | 104, 105 |
| Pedoman Penilaian | 41, 69, 88, 125, 147, 176, 198, 220, 268 | Pola Area minterm | 102 |
| Pemutar Kanan n -bit | 124 | Pola Area Minterm Utama | 100, 103–105, 109 |
| Pencacah | | Pola-pola area minterm | 98 |
| BCD | 211, 215 | power amplifier | 12 |
| Hitung Maju | 205 | Produk Elektronika | 3 |
| Hitung Mundur | 206 | Proses Komputasi | 5, 15 |
| Modul Makro | 211 | Protokol Komunikasi | 182 |
| Modula | 211, 212 | Protokol Komunikasi Data | 184 |
| Modula-N | 221 | R | |
| Pemuatan Paralel | 211 | RAM | 8 |
| Sinkron | 207, 221 | Rangkaian Adder | |
| Sinkron Maju | 208 | 4-bit bertanda | 137 |
| Sinkron Mundur | 210 | 4-bit tidak bertanda | 133 |
| Tak Sinkron | 205 | Rangkaian Digital | 66, 67, 97 |
| Tak-Sinkron | 221 | Rangkaian Kombinatorial | 92 |
| Pencacah Biner | 201 | Rangkaian Konverter | 15 |
| Pengali Biner | 138 | Rangkaian Logika | 3, 24, 43, 66 |
| Bertanda | 141 | Analisis | 23 |
| | | Kombinatorial | 3, 4, 93, 127 |

- Penyederhanaan 48
- Sekuensial 4, 224
- Rangkaian Subtractor 138
- Rangkaian Terintegrasi 5
- Register 181
- Akses Multi Mode 188
- Bit-Parallel Data Loading 188
- Bit-Serial Data Input 189
- Geser 184
- Parallel-in Parallel-out 185
- Parallel-in Serial-out 187
- Serial-in Parallel-out 185
- Serial-in Serial-out 184
- Register Geser 184
- Register Khusus 8
- Resistor 5
- Rotator 124
- S**
- Sekuensial
- Rangkaian 151
- Sel Minterm 99, 102, 105
- Sensitivitas 14
- Sensivitas 4
- Set Suku Minterm 99
- Set-Reset Latch 152
- Shifter 124
- Signed Adder 133
- Sintesis 23
- Sinyal 21
- Sinyal Biner 3
- Sinyal Internal 24, 26
- Sinyal Keluaran 26
- Sistem Audio 11
- Sistem Bilangan Biner 75
- Sistem Digital 3, 5, 8, 19, 92
- Sistem Elektronika 3
- Analog 4, 5, 15
- Digital 4, 11
- Sistem Kendali Injeksi 11
- Sistem Komputer 3
- Sistem Komputer Tersemaat 5
- Sistem Mikroprosesor 130, 133, 148
- Speedometer 11
- State Transition Diagram 226
- Suku Minterm Paling Sederhana 99, 100
- Suku Persamaan Logika 60
- Switch tukar 2 masukan-keluaran .. 124
- Synchronous Down-Counter 210
- Synchronous Up-Counter 208
- T**
- Tabel
- Kebenaran Logika 92
- Transisi Keadaan 226
- Tabel Kebenaran .. 19–21, 23, 24, 26, 31
- Tabel Logika Kebenaran 92
- Teknik Ekspansi Max-Term 95
- Teknik Ekspansi Min-Term 94
- Teknik Komplemen 1 80
- Teknik Komplemen 2 81
- Teorema Ekspansi 53–55, 275
- Texas Instruments 5
- Timer 202
- Timing Analysis 28
- Timing Characteristic 154, 156
- Timing Diagram 23, 27
- TRADIC 5
- Transformasi Bilangan Hexadesimal . 81
- Transistor 5, 8, 49
- CMOS 148
- Transistor Efek Medan Metal-Oksida Si-
 likon 46
- Two's Complement 80
- U**
- Unit Logika Aritmatika (ALU) 184
- Unsigned Adder 131
- V**
- Variabel 60
- Variabel biner 94, 96, 97
- Variabel Masukan 102
- Video/Graphic Card 8
- W**
- Waveform 30
- William Shockley 5

SISTEM DIGITAL

Buku ini membahas tentang teknik-teknik dasar dalam menganalisa dan merancang sistem digital, yang disertai dengan contoh-contoh penyelesaian soal dan soal-soal latihan yang dapat membantu pembaca dalam mempertajam pemahamannya. Topik-topik yang dibahas dalam buku ini antara lain:

- Sekilas sejarah perkembangan sistem digital
- Gerbang-gerbang logika dasar
- Aksioma-aksioma dasar dalam Aljabar Bool dan Hukum DeMorgan
- Sistem Bilangan Biner dan Heksadesimal
- Rancangan Logika dengan Teknik Minterm, Maxterm dan Metode Karnaugh
- Prinsip dasar rangkaian aritmatika digital seperti penjumlah, pengurang dan pengali digital
- Latch dan Flipflop
- Contoh-contoh rangkaian sekuensial, seperti *counter* dan *register*
- Prinsip dasar rancangan Mesin Sekuensial baik Mesin Moore maupun Mesin Mealy

Pembaca akan menemukan bahwa buku ini sangat bermanfaat untuk memperkuat pondasi dasar dan kompetensi rekayasa mereka dalam menganalisa dan merancang sistem digital mulai dari yang paling sederhana hingga yang lebih kompleks.

Tentang Penulis

Faizal Arya Samman menyelesaikan pendidikan dasar dan menengah masing-masing di SD Negeri Bontokamase Sungguminasa, SMP Negeri 1 Sungguminasa dan SMA Negeri 1 Sungguminasa (SALIS), Gowa. Kemudian, ia menyelesaikan studi Sarjana Teknik Tahun 1999 di Universitas Gadjah Mada, Yogyakarta, pendidikan Magister Teknik Tahun 2002 di Institut Teknologi Bandung, dan Pendidikan Doktor-Ingenieur di Technische Universität Darmstadt, Jerman Tahun 2010 dalam bidang Teknik Elektro dan Teknologi Informasi.

Sekarang ini ia bekerja sebagai staf pengajar dan peneliti di Departemen Teknik Elektro, Universitas Hasanuddin, Makassar. Bidang riset dan pengembangan yang diminatinya antara lain Jaringan on-Chip (Network-on-Chip) untuk Sistem Prosesor Multi Core, Sistem Dalam Sebuah Chip (System-On-Chip), Elektronika Daya, Sistem Kendali and Sistem Tersema (Embedded Systems) untuk aplikasi biomedika dan sistem pembangkitan tenaga listrik berbasis energi baru dan terbarukan.



**Penerbit
IESTA**



Institute of Sciences, Technologies and Arts — IESTA
(Lembaga Sains, Teknologi dan Seni)
Jl. KH. Wahid Hasyim No. 246
Sungguminasa 92111, INDONESIA
E-mail: iesta.ipteks@gmail.com

ISBN 978-602-72676-5-7



9 786027 267657 >



Sistem Digital

Faizal A. Samman